foxmanmo
榮譽會員
 
積分 88336
發文 8827
註冊 2011-5-28
狀態 離線
|
#1 [系統工具]SynaptiCAD_Product_Suite_20.51
軟體名稱:SynaptiCAD_Product_Suite_20.51
軟體語言: 英文
檔案大小：304MB
檔案格式：RAR
上傳日期：2021-09-21
解壓縮密碼:無
內容簡介:
SynaptiCAD 公司出品的 EDA【電子設計自動化】工具集合，包括 HDL 輸入、模擬
、測試、波形分析、管腳對映工具等等，是一個很完整的EDA方案。
包含了 9 種功能強大的工具：
- TestBencher Pro
用於從獨立 於語言的時序 邏輯表產 生互動式 VHDL、Verilog、OpenVera、e、和
TestBuilder 測試基準及總線功能的模型。產生的測試基準能提供基於模擬相應的
不同的激發向量，以便於測試基準功能作為一個被測試系統環境的動作模型正常工
作。TestBencher Pro 是一個優秀的測試大規模 FPGA 和 ASIC 設計的工具。
- BugHunter Pro
一款用於 Verilog， VHDL 和 C++ 模擬器的圖形調試系統。BugHunter支援所有主
要的HDL 模擬器，其主要功能包括：單一步驟調試、波形資料串流、項目管理等等
。可以偵測程式與幫助系統的交互過程從而發現問題所在。
- VeriLogger Pro
Verilog 模擬器軟體。提供一個綜合了傳統 Verilog模擬器所有特徵的模擬環境，
它具有強大的圖形測試向量產生器。VeriLogger的快速模型測試使用戶可以對設計
中的每個模型進行「自底向上」的測試。
- WaveFormer Pro
由時序圖分析器、模擬器和測試向量產生器組合而成。它為設計人員提供了一個整
合的環境，可以用來開發數位和模擬線路的時序圖。WaveFormer Pro 可以由Spice
模擬器，Mathematica 或 Matlab 等工具輸入模擬資料。還可以利用 WaveFormer
Pro 內部擁有的波形函數直接產生模擬信號；或者將從總線上得到的數位信號變換
成模擬信號。還可以將模擬信號波形逐段線性地變換成Spice 模擬器的電壓信號源
- SimuTAG
一款功能強大和即時地查證出 FPGAs的錯誤的系統。可經由比較 FPGA 功能規則反
證 RTL 樣式模擬規則，迅速發現邏輯和綜合錯誤。
- PinPort
提供數位硬體與 Verilog 或 C++ 的虛擬介面環境。
- DataSheet Pro
時間表檔案夾管理工具。
- Timing Diagrammer Pro
時間表設計工具。
- Gigawave Viewer
波形觀測器。
Katfile:
https://katfile.com/4fhkn70eugfg ... uite_20.51.rar.html
Rofiles:
https://rosefile.net/9807k62med/ ... uite_20.51.rar.html
更多工具、音樂、教學、影片資料請到這裡:
http://katfile.com/users/foxmanmo
【免責聲明】：
1. 本人作品皆從網上搜集轉載，鏈接僅為網友學習交流之用，不承擔任何技術及版權責任問題。
2. 如果喜歡軟件請試用後24小時內刪除，請勿作商業上之用途，否則你將負起全部的法律責任！
3. 由於註冊機和一些補丁的特殊性可能會出現報毒的情況，請審慎處理是否接受才執行！
4. 本頁內容若有不妥, 或是內容侵犯了您的合法權益請留言進行刪除相關內容！
5. 請大家低調處理，切勿外發，請支持原版，請尊重著作權。並遵守著作權相關法律條約，請購買原版，謝謝！
6. 所有提供出來的軟件，凡破解，防毒軟件都會出現報毒的情況，自行承擔風險。
|
|
